CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - vhdl buffer

搜索资源列表

  1. Program3

    1下载:
  2. 用 vhdl 语言设计 8 位数码扫描显示电路,显示输出数据直接在程序中给出。增加 8 个 4 位锁存器作为输出显示数据缓冲器,由外部输入8个待显示的十六进制数。-Design with vhdl language display 8-bit digital scanning circuit, display output data are given directly in the program. Increased eight 4-bit latch display data buffer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:834
    • 提供者:釉雪Dreamer
  1. DE2_115_CAMERA

    0下载:
  2. d5m的DE2驱动Verilog HDL -d5m driven on DE2 by Verilog HDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:286972
    • 提供者:阿凡提
  1. circular-_buf

    0下载:
  2. Circular buffer VHDl implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:121922
    • 提供者:dev
  1. Altera_VHDL

    0下载:
  2. this is vhdl code. and, or, buffer gate code device is altera cyclone2.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:996569
    • 提供者:kimjuhyun
  1. NOC

    0下载:
  2. a vhdl code for an noc switch, which is a set of 3*3 array of noc switches and each switch has a buffer to store the incoming data.
  3. 所属分类:Windows Kernel

    • 发布日期:2017-03-31
    • 文件大小:7579
    • 提供者:mohandes
  1. fifo

    0下载:
  2. fifo buffer in vhdl, first in first out in vhdl, vhdl code
  3. 所属分类:Communication-Mobile

    • 发布日期:2017-12-05
    • 文件大小:1513
    • 提供者:sgma
  1. MP3-coder

    0下载:
  2. In this design, it is assumed that a buffer sized as 1024x8 bits provides main data including scale factors and Huffman code bits to Huffman decoder. Also, it is assumed that a memory with 1024x8 bits is ready for each component to write or read t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:37356
    • 提供者:睿宸
  1. fifo

    0下载:
  2. FIFO缓存器的设计及VHDL测试平台代码-FIFO buffer design and VHDL testbench code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1790824
    • 提供者:叶宗英
  1. shuangxiangbuffer

    0下载:
  2. 此程序描写的是双向缓冲器,用VHDL语言描写它的功能,供同学们参考-This program descr iption is bidirectional buffer, using VHDL language to describe its function, the reference for students
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:113181
    • 提供者:魏银玲
  1. SPI-Core_nguyen

    1下载:
  2. SPI Master Core HDL: VHDL 93 Compatibility: all FPGAs, CPLDs parameterization: - variable data width - Phase/polarity configurable - selectable buffer depth - serial clock devision due to system clock package usage: IEEE
  3. 所属分类:assembly language

    • 发布日期:2017-04-04
    • 文件大小:17918
    • 提供者:AgentNguyex
  1. tx_buffer_inband

    0下载:
  2. FPGA,TX发送模块VHDL程序。-tx buffer inband VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1671
    • 提供者:zhou tao
  1. buffer_tri_state

    0下载:
  2. Buffer tristate in vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:520
    • 提供者:victor
  1. PPRAM-test

    0下载:
  2. 乒乓缓存,用vhdl编写,用fpga内部ram-Ping-pong buffer, using vhdl to write,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:8833828
    • 提供者:任天鹏
  1. tri_state_buffer

    0下载:
  2. Tri-State Buffer using VHDL
  3. 所属分类:Other systems

    • 发布日期:2017-04-12
    • 文件大小:591
    • 提供者:mehdi
  1. FIFO

    0下载:
  2. FIFO code implemented in VHDL. FIFO is nothing but first in first out data buffer Here i have implement it in VHDL
  3. 所属分类:Other systems

    • 发布日期:2017-05-05
    • 文件大小:67472
    • 提供者:sam
  1. VmodCAM_Ref_HD Demo_13

    0下载:
  2. This project has dependencies in the 'digilent' VHDL library. For your convenience a local copy of these dependencies are included in the remote_sources directory. The VmodCAM_Ref_HD demo project was built around an Atlys+VmodCAM setup. The proj
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-04
    • 文件大小:13762560
    • 提供者:domnish
« 1 2 3»
搜珍网 www.dssz.com